日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2002年10月15日

出 願 番 号

Application Number:

特願2002-299918

[ST.10/C]:

[JP2002-299918]

出 願 人 Applicant(s):

株式会社東芝

2003年 3月24日

特 許 庁 長 官 Commissioner, Japan Patent Office



特2002-299918

【書類名】 特許願

【整理番号】 APB0261011

【提出日】 平成14年10月15日

【あて先】 特許庁長官 殿

【国際特許分類】 H01L 27/085

H01L 21/8228

【発明の名称】 半導体装置及びその製造方法

【請求項の数】 20

【発明者】

【住所又は居所】 神奈川県横浜市磯子区新杉田町8番地 株式会社東芝

横浜事業所内

【氏名】 田中 正幸

【特許出願人】

【識別番号】 000003078

【氏名又は名称】 株式会社 東芝

【代理人】

【識別番号】 100097629

【弁理士】

【氏名又は名称】 竹村 壽

【電話番号】 03-3843-4628

【手数料の表示】

【予納台帳番号】 004961

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【プルーフの要否】 要

【書類名】

明細書

【発明の名称】 半導体装置及びその製造方法

【特許請求の範囲】

【請求項1】 半導体基板と、

前記半導体基板に形成されたソース/ドレイン領域と、

前記半導体基板の前記ソース/ドレイン領域間のチャネル領域上に形成された ゲート絶縁膜と、

前記ゲート絶縁膜上に形成されたゲート電極と、

前記ゲート電極上もしくは前記ゲート電極及びソース/ドレイン領域上に形成された金属珪化物の導電層と、

少なくとも前記導電層に接するように前記半導体基板上に形成された炭素を含む絶縁膜と、

前記炭素を含む絶縁膜を被覆するように前記半導体基板上に形成された層間絶 縁膜とを具備したことを特徴とする半導体装置。

【請求項2】 前記炭素を含む絶縁膜は、シリコン窒化膜を主成分とすることを特徴とする請求項1に記載の半導体装置。

【請求項3】 前記炭素の含有量は1 e 2 0 c m⁻³以上であることを特徴とする請求項1又は請求項2に記載の半導体装置。

【請求項4】 前記金属珪化物の金属は、ニッケルであることを特徴とする 請求項1乃至請求項3のいずれかに記載の半導体装置。

【請求項5】 前記金属珪化物の金属は、タンタル、コバルト、チタン、モリブデン、ハフニウム、タングステン、プラチナ及びパラジウムから選ばれた少なくとも1つであることを特徴とする請求項1乃至請求項3のいずれかに記載の半導体装置。

【請求項6】 前記金属珪化物の金属は、複数層に積層された構造であることを特徴とする請求項5に記載の半導体装置。

【請求項7】 前記炭素を含む絶縁膜は、塩素濃度が4 e 2 1 c m⁻³以下であることを特徴とする請求項1乃至請求項6のいずれかに記載の半導体装置。

【請求項8】 前記炭素を含む絶縁膜は、水素を1 e 2 0 c m⁻³以上含むこ

とを特徴とする請求項1乃至請求項7のいずれかに記載の半導体装置。

【請求項9】 シリコン半導体基板にソース/ドレイン領域を形成する工程と、

前記半導体基板の前記ソース/ドレイン領域間のチャネル領域上にゲート絶縁 膜を形成する工程と、

前記ゲート絶縁膜上にポリシリコンからなるゲート電極を形成する工程と、

前記ゲート電極及びソース/ドレイン領域を被覆するように前記半導体基板上 に金属からなる導電層を形成する工程と、

前記導電層を熱処理して前記ソース/ドレイン領域上及び前記ゲート電極上に 前記シリコン及び前記ポリシリコンと前記金属とが反応してなる金属珪化物の導 電層を形成する工程と、

前記シリコン及びポリシリコンと未反応の前記金属を除去する工程と、

前記金属珪化物の導電層を被覆するように前記半導体基板上に炭素を含む絶縁 膜を形成する工程と、

前記炭素を含む絶縁膜を被覆するように前記半導体基板上に層間絶縁膜を形成する工程とを具備したことを特徴とする半導体装置の製造方法。

【請求項10】 前記炭素を含む絶縁膜は、シリコン窒化膜を主成分とすることを特徴とする請求項9に記載の半導体装置の製造方法。

【請求項11】 前記炭素の含有量は1 e 2 0 c m⁻³以上であることを特徴とする請求項9又は請求項10に記載の半導体装置の製造方法。

【請求項12】 前記金属は、ニッケルであることを特徴とする請求項9乃 至請求項11のいずれかに記載の半導体装置の製造方法。

【請求項13】 前記金属は、タンタル、コバルト、チタン、モリブデン、ハフニウム、タングステン、プラチナ及びパラジウムから選ばれた少なくとも1つであることを特徴とする請求項9乃至請求項11のいずれかに記載の半導体装置の製造方法。

【請求項14】 前記金属は、複数層に積層された構造であることを特徴とする請求項13に記載の半導体装置の製造方法。

【請求項15】 前記炭素を含む絶縁膜は、塩素濃度が4e21cm⁻³以下

であることを特徴とする請求項9乃至請求項14のいずれかに記載の半導体装置の製造方法。

【請求項16】 前記炭素を含む絶縁膜は、水素を1e20cm⁻³以上含むことを特徴とする請求項9乃至請求項15のいずれかに記載の半導体装置の製造方法。

【請求項17】 前記シリコン窒化膜を主成分とする絶縁膜は、メチル基もしくはアミノ基を有するシラン及びアンモニアの反応により形成されることを特徴とする請求項10に記載の半導体装置の製造方法。

【請求項18】 前記シリコン窒化膜を主成分とする絶縁膜は、ヘキサメチルジシランとアンモニアとの反応により形成されることを特徴とする請求項17に記載の半導体装置の製造方法。

【請求項19】 前記シリコン窒化膜を主成分とする絶縁膜は、ヘキサメチルジシラン及びヘキサクロロジシランとアンモニアとの反応により形成されることを特徴とする請求項10に記載の半導体装置の製造方法。

【請求項20】 前記反応時の成膜温度は、700℃以下であることを特徴とする請求項10、請求項17乃至請求項19のいずれかに記載の半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、シリコン窒化膜を用いる半導体装置に関し、とくに導電層として用いられる金属珪化物の特性を劣化させないシリコン窒化膜を備えて高性能化を実現する半導体装置及びその製造方法に関するものである。

[0002]

【従来の技術】

次世代の半導体装置においては電極抵抗低減のため硅化ニッケルなどの金属珪化物が用いられる。図8は、従来の金属珪化物を電極などの導電層に用いた半導体装置の断面図である。シリコン半導体基板101は、例えば、P型であり、図は、この基板に形成されたNMOSFETの構造断面図である。図に示すMOS

FETは、例えば、同一チップ内においてNMOS及びPMOSの両者を形成したCMOS構造に用いられる。

[0003]

半導体基板101には、STI(Shallow Trench Isolation)などの素子分離領域113に区画された素子領域にMOSFETが形成されている。半導体基板101の表面領域には、浅い拡散領域(エクステンション領域)102及び深い拡散領域103からなるソース/ドレイン領域が形成されている。ソース/ドレイン領域間のチャネル領域上にはシリコン酸化膜などのゲート絶縁膜104が形成されている。そしてゲート絶縁膜104上にはゲート構造が形成されている。ゲート絶縁膜104上にはポリシリコンからなるゲート電極107が形成され、その表面にはシリコン酸化膜などの絶縁膜105が施され、さらにゲート電極107の側壁にはシリコン窒化膜などからなる側壁絶縁膜106が形成されている。側壁絶縁膜106は、ゲート絶縁膜104及び絶縁膜105に囲まれている。また、ゲート電極107の上面には珪化ニッケルなどの金属珪化物の導電層109が形成されている。この導電層109は、ゲート電極107の抵抗を低減させるために施される。同様に、ソース/ドレイン領域の抵抗を低減させるために、この上にも導電層109が形成されている。

[0.004]

このゲート構造及びソース/ドレイン領域を被覆するように、半導体基板10 1上にシリコン窒化膜110が形成されている。これを被覆するように、半導体基板101上に、CVDなどによるシリコン酸化膜などの層間絶縁膜111が形成されている。層間絶縁膜111は、表面を平坦化され、この上に形成される配線(図示しない)とソース・ドレイン領域とを電気的に接続するためのコンタクト112を埋めるコンタクト孔を形成する。コンタクト孔は、ソース/ドレイン領域上の導電層109と底面が接しており、この中に埋め込まれたタングステンなどのコンタクト112が前記配線と導電層109とを電気的に接続している。コンタクト孔は、RIEなどの異方性エッチングより形成されるが、シリコン窒化膜110は、その際のエッチングストッパーとして用いられる。

[0005]

前記金属珪化物、とくに、珪化ニッケルは、従来の電極材料に比べて耐熱性が無いので珪化ニッケル形成後の熱処理工程を500 $\mathbb C$ 以下に下げる必要がある。この他にも珪化物を構成する金属には $\mathbb C$ o、 $\mathbb M$ o、 $\mathbb W$ 、 $\mathbb T$ i、 $\mathbb T$ a、 $\mathbb H$ f、 $\mathbb P$ t 等があるが、いずれの金属の珪化物も耐熱性が低く、例えば、 $\mathbb C$ oの珪化物の耐熱性が550 $\mathbb C$ 、 $\mathbb M$ oの珪化物の耐熱性が650 $\mathbb C$ 、 $\mathbb W$ の珪化物の耐熱性が50 $\mathbb C$ $\mathbb C$

半導体装置を形成するために、前述した加工上のエッチングストッパーとして シリコン窒化膜(SiN)が用いられるが、前述したように、珪化ニッケルなど の金属珪化物の耐熱性の問題から、700℃以下好ましくは500℃以下の成膜 温度での形成が必須である。

半導体基板にシリコン窒化膜(SiN)を形成する場合にシランを含むシリコンソースから成膜する方法は、例えば、特許文献1に記載されているように公知である。また、シリコン窒化膜(SiN)に炭素を添加する成膜方法が特許文献2に記載されている。

[0006]

【特許文献1】

特開平11-172439号公報(シリコン窒化膜(SiN)を形成する場合に炭素を含むシリコンソースから成膜する方法が記載されている)。

【特許文献2】

特願平11-359463号(シリコン窒化膜(SiN)に炭素を添加する成膜方法が記載されている)。

[0007]

【発明が解決しようとする課題】

従来、低温シリコン窒化膜(SiN)を形成する技術としては、ヘキサクロロジシラン(Si₂ Cl₆: HCD)をシリコンソースとして用いた成膜方法が挙げられる。しかし、珪化ニッケル上に塩素を含んだシリコンソースを用いてSiN膜を形成すると、成膜中に発生する塩酸によって砒素添加もしくはリン添加電極上の珪化ニッケルがエッチングされてしまうという問題があった。

本発明は、このような事情によりなされたものであり、金属珪化物からなる電

極などの導電層を劣化させることの無い絶縁膜、とくにシリコン窒化膜を備えた 半導体装置及びその製造方法を提供する。

[0008]

【課題を解決するための手段】

本発明は、珪化ニッケルなどの金属珪化物の導電層上に均一に炭素を含むシリ コン窒化膜を主成分とする絶縁膜が形成された半導体装置に特徴がある。炭素を 含むシリコン窒化膜は、窒化種とシリコンソースの反応により成膜される。シリ コンソースとして用いられるヘキサメチルジシランは、メチル基を備えているの で、反応により形成されるシリコン窒化膜には炭素及び水素が含まれる。そして 、メチル基が含まれると膜自体が疎になって比誘電率が下がり、RC遅延と呼ば れるトランジスタの速度低下が抑制される。つまり、トランジスタの高性能化が 可能になる。また、シリコンソースに従来低温シリコン窒化膜を形成する技術に おいて用いられているヘキサクロロジシランを併せて用いることができる。この 場合、成膜されるシリコン窒化膜には塩素が含まれることになる。この炭素を含 むシリコン窒化膜を用いることにより半導体装置に用いられる金属珪化物の導電 層を劣化させない。前述のように、炭素を含むシリコン窒化膜を形成するために シリコンソースとしてメチル基を有するヘキサメチルジシランを説明したが、本 発明では、シリコンソースとして他の炭素基、例えば、アミノ基、炭素化物を遊 離基に持つアミノ基などを持つものが挙げられる。それらの例として、エチル基 $(C_2 H_5)$ 、プロピル基 $(C_3 H_7)$ 、ブチル基 $(C_4 H_9)$ 、tーブチル基 $(C(CH_3)_3)$ などがある。

[0009]

また、他のシリコンソースとしては、R=アルきル基として、SiCl $_2$ (R) $_2$ 、SiCl $_3$ 、ジシラン(SiCl $_x$ (R) $_{6-x}$)(x=6は除く)、SiCl $_x$ R $_{3-x}$ NHSiCl $_y$ R $_{3-y}$ (Clの代わりに他のハロゲン元素も可能である。)などがある。

[0010]

本発明の半導体装置は、半導体基板と、前記半導体基板に形成されたソース/ドレイン領域と、前記半導体基板の前記ソース/ドレイン領域間のチャネル領域

上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極と、前記ゲート電極上もしくは前記ゲート電極及びソース/ドレイン領域上に形成された金属珪化物の導電層と、少なくとも前記導電層に接するように前記半導体基板上に形成された炭素を含む絶縁膜と、前記炭素を含む絶縁膜を被覆するように前記半導体基板上に形成された層間絶縁膜とを具備したことを特徴としている。前記炭素を含む絶縁膜は、シリコン窒化膜を主成分とするようにしても良い。前記炭素の含有量は1 e 2 0 c m -3以上であるようにしても良い。トランジスタ半導体装置の特性はこの範囲で十分に向上する。前記金属珪化物の金属は、ニッケルであるようにしても良い。前記金属珪化物の金属は、スコバルト、チタン、モリブデン、ハフニウム、タングステン、プラチナ及びパラジウムから選ばれた少なくとも1つであるようにしても良い。前記金属珪化物の金属は、複数層に積層された構造であるようにしても良い。前記金属珪化物の金属は、塩素濃度が4 e 2 1 c m -3以下であるようにしても良い。シリコンソースにHCDを併用しても良い。前記炭素を含む絶縁膜は、塩素濃度が4 e 2 1 c m -3以下であるようにしても良い。シリコンソースにHCDを併用しても良い。前記炭素を含む絶縁膜は、水素を1 e 2 0 c m -3以上含むようにしても良い。

[0011]

本発明の半導体装置の製造方法は、シリコン半導体基板にソース/ドレイン領域を形成する工程と、前記半導体基板の前記ソース/ドレイン領域間のチャネル領域上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上にポリシリコンからなるゲート電極を形成する工程と、前記ゲート電極及びソース/ドレイン領域を被覆するように前記半導体基板上に金属からなる導電層を形成する工程と、前記導電層を熱処理して前記ソース/ドレイン領域上及び前記ゲート電極上に前記シリコン及び前記ポリシリコンと前記金属とが反応してなる金属珪化物の導電層を形成する工程と、前記シリコン及びポリシリコンと未反応の前記金属を除去する工程と、前記金属珪化物の導電層を被覆するように前記半導体基板上に炭素を含む絶縁膜を形成する工程と、前記炭素を含む絶縁膜を被覆するように前記半導体基板上に層間絶縁膜を形成する工程とを具備したことを特徴としている。前記炭素を含む絶縁膜は、シリコン窒化膜を主成分とするようにしても良い。前記炭素の含有量は1 e 2 0 c m⁻³以上であるようにしても良い。前記金属は、ニッケ

ルであるようにしても良い。前記金属は、タンタル、コバルト、チタン、モリブデン、ハフニウム、タングステン、プラチナ及びパラジウムから選ばれた少なくとも1つであるようにしても良い。前記金属は、複数層に積層された構造であるようにしても良い。

[0012]

前記炭素を含む絶縁膜は、塩素濃度が4 e 2 1 c m⁻³以下であるようにしても良い。前記炭素を含む絶縁膜は、水素を1 e 2 0 c m⁻³以上含むようにしても良い。前記シリコン窒化膜を主成分とする絶縁膜は、メチル基もしくはアミノ基を有するシラン及びアンモニアの反応により形成されるようにしても良い。前記シリコン窒化膜を主成分とする絶縁膜は、ヘキサメチルジシランとアンモニアとの反応により形成されるようにしても良い。前記シリコン窒化膜を主成分とする絶縁膜は、ヘキサメチルジシラン及びヘキサクロロジシランとアンモニアとの反応により形成されるようにしても良い。前記反応時の成膜温度は、700℃以下であるようにしても良い。本発明では前記炭素を含む絶縁膜は、塩素以外のハロゲン元素を含むようにすることもできる。

[0013]

【発明の実施の形態】

以下、図面を参照して本発明の実施の形態を説明する。

まず、図1乃至図6を参照して第1の実施例を説明する。

図1は、半導体装置の断面図、図2乃至図5は、半導体装置の製造工程断面図、図6は、この実施例の方法により形成されたシリコン窒化膜(SiN)の膜中不純物のSIMS分析結果を示す特性図である。

シリコン半導体基板1は、例えば、P型であり、図は、この基板に形成された NMOSFETの構造断面図である。図1に示すMOSFETは、例えば、同一 チップ内においてNMOS及びPMOSの両者を形成したCMOS構造に用いられる。半導体基板1には、図8と同様に、STIなどの素子分離領域(図示しない)に区画された素子領域にMOSFETが形成されている。半導体基板1の表面領域には、浅い拡散領域(エクステンション領域)2及び深い拡散領域3からなるソース/ドレイン領域が形成されている。ソース/ドレイン領域間のチャネ

ル領域上にはシリコン酸化膜などのゲート絶縁膜4が形成されている。そして、 ゲート絶縁膜4上にはゲート構造が形成されている。

[0014]

ゲート絶縁膜4上にはポリシリコンからなるゲート電極7が形成され、その表 面にはシリコン酸化膜などの絶縁膜5が施され、さらに、ゲート電極7の側壁に はシリコン窒化膜などからなる側壁絶縁膜6が形成されている。側壁絶縁膜6は 、ゲート絶縁膜4及び絶縁膜5に囲まれている。また、ゲート電極7の上面には 珪化ニッケルなどの金属珪化物の導電層9が形成されている。この導電層9は、 ゲート電極7の抵抗を低減させるために施される。同様に、ソース/ドレイン領 域の抵抗を低減させるために、この上にも導電層9が形成されている。このゲー ト構造及びソース/ドレイン領域を被覆するように、半導体基板1上に炭素を含 むシリコン窒化膜10が形成されている。これを被覆するように、半導体基板1 上に、シリコン酸化膜などの層間絶縁膜11が形成されている。層間絶縁膜11 は、表面を平坦化され、この上に形成されたアルミニウムや銅などの配線14と ソース・ドレイン領域とを電気的に接続するためのコンタクト12を埋めるコン タクト孔を形成する。コンタクト孔は、ソース/ドレイン領域上の導電層9と底 面が接しており、この中に埋め込まれたタングステンなどのコンタクト12が前 記配線と導電層9とを電気的に接続している。コンタクト孔は、RIEなどの異 方性エッチングより形成されるが、炭素を含むシリコン窒化膜10は、その際の エッチングストッパーとして用いられる。

この実施例に用いられる炭素を含むシリコン窒化膜は、比誘電率が下がり、R C遅延と呼ばれるトランジスタの速度低下が抑制される。

[0015]

次に、図1乃至図5を参照しながらこの実施例の半導体装置の製造方法を説明する。まず、半導体基板1に浅い拡散領域2及び深い拡散領域3からなるソース・ドレイン領域を形成し、ソース・ドレイン領域間の上にゲート絶縁膜4を介してゲート構造を形成する。この状態でゲート電極7及びソース/ドレイン領域はシリコンがむき出しになっている(図2)。次に、希弗酸等により半導体基板1表面を前処理し、その後、半導体基板1上に、むき出しになったシリコンを被覆

[0016]

次に、半導体基板1上にシリコンソースと窒化種との反応によって炭素を含むシリコン窒化膜10を膜厚1nm~150nm程度成膜する。シリコンソースとしては、例えば、ヘキサメチルジシラン(Si2(CH3)6:HMD)を用い、窒化種としてはアンモニアを用いる。成膜温度は、250℃~550℃、成膜圧力は0.01Torr~50Torrである。このような成膜条件を用いると、砒素もしくはリンを添加したシリコン電極7上の珪化ニッケル膜9は、エッチングされることなく、炭素を含むシリコン窒化膜(SiN)の形成が可能になる。次いで、シリコン酸化膜などの層間絶縁膜11を膜厚100~1000nm程度形成し、RIEなどの通常の加工によりコンタクト孔を形成する。このコンタクト孔にW(バリア層(Ti/TiN)を介在させた)などのコンタクト12を埋め込む。次に、層間絶縁膜11の表面にアルミニウムや銅などの配線14を形成する。コンタクト12は、配線14及びソース・ドレイン領域上の珪化ニッケル膜9とを電気的に接続する。

[0017]

図6に前記成膜条件で成膜したシリコン窒化膜(SiN)中の不純物分析の結果を示す。図6は、縦軸が不純物濃度を示し、横軸が半導体基板の表面からの深さ(nm)を示す。図に示すように、HMDをシリコンソースに用いることにより、シリコン窒化膜中に1e21cm⁻³の炭素が導入されていることが分かる。また、膜中の塩素(C1)濃度は、1e15cm⁻³オーダーである.膜中に炭素が存在することで半導体装置の性能向上及び加工ばらつきの抑制が可能になる。例えば、シリコン窒化膜中に炭素を添加することにより、膜密度が疎になって比

誘電率を下げることが可能になる。つまり比誘電率が下がることによって、いわゆるRC遅延と呼ばれるトランジスタの速度低下が抑制できる。また、シリコン窒化膜中に炭素を添加することにより、薬液に対するエッチング耐性が向上し、エッチング耐性が向上することにより、例えば、コンタクト孔開口時の前処理時のシリコン窒化膜の削れ量ばらつきを減少できる。

[0018]

本発明のシリコン窒化膜形成に用いたシリコンソースには、一例としてHMDを用いたが、メチル基のかわりに他の炭素基、アミノ基さらに炭素化物を遊離基に持つアミノ基など数多くのシリコンソースを用いることができる。また、電極材料としては珪化ニッケルを述べたが、他の金属として、Ta、Co、Ti、Mo、Hf、W、Pt、Pdなどがあり、また、それらの単体金属もしくはそれらの積層構造の電極においても同様の効果がある。

[0019]

次に、図7を参照して第2の実施例を説明する。

図7は、半導体装置(フラッシュメモリ)の断面図である。この実施例は、本 発明をフラッシュメモリに適用した例である。この半導体装置も抵抗の低減を目 的としてゲート電極表面及びソース/ドレイン領域表面に金属珪化物の導電層を 形成し、半導体基板表面には炭素を含むシリコン窒化膜が形成されている。

例えば、p型の半導体基板21には、STIなどの素子分離領域22に区画された素子領域にMOSFETが形成されている。半導体基板21の表面領域には、例えば、n型のソース/ドレイン領域23が形成されている。ソース/ドレイン領域23間のチャネル領域上にはシリコン酸化膜などのゲート絶縁膜24が形成されている。そして、ゲート絶縁膜24上にはゲート構造が形成されている。すなわちゲート絶縁膜24上にはポリシリコンからなるフローティングゲート27aが形成され、その上に絶縁膜(ONO(Oxide-Nitride-Oxide))25を介してコントロールゲート27bが積層されている。

[0020]

コントロールゲート27bの上面には珪化ニッケルなどの金属珪化物の導電層26が形成されている。この導電層26は、コントロールゲート27bの抵抗を

低減させるために施される。同様に、ソース/ドレイン領域23の抵抗を低減させるために、この上にも導電層26が形成されている。このゲート構造及びソース/ドレイン領域上の導電層を被覆するように、半導体基板21上に炭素を含むシリコン窒化膜29を含むように、半導体基板21上に、CVDなどによるシリコン窒化膜29を含むように、半導体基板21上に、CVDなどによるシリコン酸化膜などの層間絶縁膜28は、表面を平坦化されて後、この上に形成され、ビット線につながるアルミニウムや銅などの配線31とソース/ドレイン領域23のうち、ドレイン領域上の導電層26とを電気的に接続するためのコンタクト30を埋めるコンタクト孔を形成する。コンタクト孔は、ソース/ドレイン領域上の導電層26と底面が接しており、この中に埋め込まれたタングステンなどのコンタクト30が前記配線31と導電層26とを電気的に接続している。コンタクト孔は、RIEなどの異方性エッチングより形成されるが、炭素を含むシリコン窒化膜29は、その際のエッチングストッパーとなる。

[0021]

炭素を含むシリコン窒化膜29は、半導体基板21上にシリコンソースと窒化種との反応によって膜厚1nm~150nm程度成膜される。シリコンソースとしては、例えば、ヘキサメチルジシラン(Si2(CH3)6:HMD)を用い窒化種としてはアンモニアを用いる。成膜温度は、250℃~550℃、成膜圧力は0.01Torr~50Torrである。このような成膜条件を用いると、砒素もしくはリンを添加したコントロールゲート上の金属珪化物の導電層は、エッチングされることなく、炭素を含むシリコン窒化膜形成が可能になる。

この実施例に用いられる炭素を含むシリコン窒化膜は、比誘電率が下がり、R C遅延と呼ばれるトランジスタの速度低下が抑制されるというトランジスタ特性 の向上が期待できる。

[0022]

【発明の効果】

本発明は、以上の構成により、珪化ニッケルなどの金属珪化物を劣化させること無く、金属珪化物上に均一に炭素を含むシリコン窒化膜を形成することが可能になる。また、シリコン窒化膜中に炭素を添加することにより半導体装置の高性

能化が可能になる。

【図面の簡単な説明】

【図1】

本発明の第1の実施例の半導体装置の断面図。

【図2】

図1の半導体装置の製造工程断面図。

【図3】

図1の半導体装置の製造工程断面図。

【図4】

図1の半導体装置の製造工程断面図。

【図5】

図1の半導体装置の製造工程断面図。

【図6】

本発明による方法で形成したシリコン窒化膜の膜中不純物のSIMS分析の結果を示す特性図。

【図7】

本発明の第2の実施例の半導体装置の断面図。

【図8】

従来の半導体装置の断面図。

【符号の説明】

- 1、21、101・・・半導体基板
- 2、102・・・ソース・ドレイン領域の浅い拡散領域
- 3、103・・・ソース・ドレイン領域の深い拡散領域
- 4、24、104・・・ゲート絶縁膜 5、25、105・・・絶縁膜
- 6、106・・・側壁絶縁膜 7、107・・・ゲート電極
- 8・・・ニッケル膜 9・・・金属珪化物の導電層(珪化ニッケル膜)
- 10、29・・・炭素を含むシリコン窒化膜
- 11、28、111・・・層間絶縁膜
- 12、30、112・・・コンタクト 22、113・・・素子分離領域

23・・・ソース・ドレイン領域


26、109・・・金属珪化物の導電層 31・・・配線

110・・・シリコン窒化膜


【書類名】

図面


【図1】




【図2】




【図3】




【図4】



【図5】




【図6】




٤

【図7】



【図8】



【書類名】

要約書

【要約】

【課題】 金属珪化物からなる導電層を劣化させることの無いシリコン窒化膜を含む絶縁膜を備えた半導体装置及びその製造方法を提供する。

【解決手段】 珪化ニッケルなどの金属珪化物の導電層 9 上に均一に炭素を含むシリコン窒化膜を主成分とする絶縁膜 1 0 が形成されている。炭素を含むシリコン窒化膜は、窒化種とシリコンソースの反応により成膜される。シリコンソースとして用いられるヘキサメチルジシランは、メチル基を備えているので、反応により形成されるシリコン窒化膜には炭素及び水素が含まれる。そして、メチル基が含まれると膜自体が疎になって比誘電率が下がり、R C 遅延いうトランジスタの速度低下が抑制される。炭素を含むシリコン窒化膜を用いることにより工程中に金属珪化物の導電層を劣化させない。シリコンソースとして、アミノ基、炭素化物を遊離基に持つアミノ基などを持つものも挙げられる。

【選択図】

図 1

出願人履歴情報

識別番号

[000003078]

1. 変更年月日 2001年 7月 2日

[変更理由] 住所変更

住 所 東京都港区芝浦一丁目1番1号

氏 名 株式会社東芝